Чипы Tilera усилят серверы x86-архитектуры




Сопроцессоры Tile-IQ, имеющие 72 ядра, способны увеличить пропускную способность серверов, подняв на новый уровень системы на базе Hadoop и видеоприложения

09:45 06.11.2013   |   1480 |  Агам Шах |  Служба новостей IDG, Нью-Йорк

Рубрика Технологии



Новые сопроцессоры Tilera, предназначенные для систем на базе Hadoop, обработки видео и сетевых приложений, позволят освободить ресурсы центральных процессоров серверов x86 для решения других задач.

Tile-IQ
Сопроцессоры Tile-IQ обладают достаточно высокой гибкостью и подходят для программ общего назначения и организации распределенных вычислений. Источник: Tilera

Новые сопроцессоры Tilera, предназначенные для систем на базе Hadoop, обработки видео и сетевых приложений, позволят освободить ресурсы центральных процессоров серверов x86 для решения других задач.

«Чипы семейства Tile-IQ будут иметь до 72 процессорных ядер с низким энергопотреблением, что станет хорошим подспорьем для дальнейшего ускорения работы серверов, – указал Боб Дауд, директор Tilera по разработке процессорной стратегии. – В состав семейства Tile-IQ входят чипы Tilencore-GX, оснащенные 9, 16, 36 и 72 ядрами».

По словам Дауда, серверы с этими процессорами будут справляться с сетевыми приложениями и приложениями Hadoop в четыре раза быстрее, а уровень производительности в пересчете на 1 Вт потребляемой энергии станет в 10 раз выше, чем у систем, не имеющих сопроцессоров. Сопроцессоры подключаются к разъемам PCI-Express и работают совместно с основными процессорами x86-архитектуры, у которых обычно насчитывается до 16 ядер.

Чипы Tilera построены на основе архитектуры, уже использующейся в чипах Tile-GX, которые были представлены в 2009 году и могут работать в качестве центрального процессора сервера. В некоторых ЦОД применяются конфигурации, в которых чипы Tile-GX используются наряду с x86-процессорами, а теперь компания Tilera представила еще и специализированное семейство сопроцессоров, рассчитывая на их дальнейшую популяризацию.

«Мы хотим, чтобы ЦОД стали гипермасштабируемыми, – подчеркнул Дауд, – и ожидаем увеличения спроса на процессоры Tile-GX для серверов x86-архитектуры в ближайшем будущем».

Сопроцессоры наподобие чипа Intel Phi и графических процессоров Nvidia Tesla все чаще применяются в серверах для выполнения сложных вычислений, дополняя собой вычислительные ресурсы центральных процессоров. Сетевые процессоры размещаются на внешней границе ЦОД и служат для глубокого анализа пакетов, создания межсетевых экранов, обеспечения сбалансированной нагрузки и сетевой безопасности.

«Обычно решения наподобие сопроцессора Tilera поставляются на вертикальные рынки для каких-то конкретных приложений, – указал главный аналитик Mercury Research Дин Маккэррон. – Большее число ядер в серверах помогает не только ускорить выполнение программ, но и добиться снижения рабочей нагрузки. Однако программный код нужно адаптировать к особенностям чипов».

Большинство чипов Tilera используется для решения сетевых задач и обработки видео, но сопроцессор Tile-IQ обладает достаточно высокой гибкостью и подходит для программ общего назначения и организации распределенных вычислений. Помимо Hadoop, процессоры Tilera в состоянии справиться и с общими приложениями Linux, к которым относятся веб-сервер Apache, СУБД MySQL и программное обеспечение кэширования Memcached. Tilera поддерживает и наиболее распространенные средства программирования, такие как C++ и Java.

«Чипы Tilera добились успеха на сетевом поприще и теперь могли бы пригодиться для организации распределенных вычислений, но здесь многое зависит от конкретной инфраструктуры», – пояснил Маккэррон.

Чипы имеют ядра RISC с сокращенной системой команд и могут использовать до 16 Гбайт памяти. Процессоры с 16 и 32 ядрами подключаются к разъемам PCI-Express 2.0, тогда как 72-ядерный чип размещается в более быстром слоте PCI-Express 3.0. Процессоры имеют 64-разрядные ядра, контроллеры памяти DDR3 и контроллеры Gigabit Ethernet.

Чипы Tile-IQ изготавливаются по технологии 40 нм, а для выпуска в будущем году более быстрых и эффективных процессоров планируется использовать 28-нанометровый производственный процесс.


Теги: